IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of)	
Masatoshi ANMA)	Group Art Unit: Unassigned
Application No.: Unassigned)	Examiner: Unassigned
Filed: August 25, 2003)	Confirmation No.: Unassigned
For: SEMICONDUCTOR DEVICE HAVING)	
A ROUGHENED SURFACE)	
ELECTRODE AND METHOD OF)	
MANUFACTURING THE SAME)	

CLAIM FOR CONVENTION PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed:

Japanese Patent Application No. 2002-244870

Filed: August 26, 2002

In support of this claim, enclosed is a certified copy of said prior foreign application. Said prior foreign application was referred to in the oath or declaration. Acknowledgment of receipt of the certified copy is requested.

By:

RNS, DOANE, SWECKER & MATHIS, L.L.P.

Date: August 25, 2003

Platon N. Mandros Registration No. 22,124

Respectfully submitted.

P.O. Box 1404 Alexandria, Virginia 22313-1404 (703) 836-6620

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

.2002年 8月26日

出 願 番 号

Application Number:

特願2002-244870

[ST.10/C]:

[JP2002-244870]

出 顏 人 Applicant(s):

三菱電機株式会社

2002年 9月20日

特許庁長官 Commissioner, Japan Patent Office



特2002-244870

【書類名】

特許願

【整理番号】

534379JP01

【提出日】

平成14年 8月26日

【あて先】

特許庁長官殿・

【国際特許分類】

H01L 27/108

H01L 27/04

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

安間 正俊

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100082175

【弁理士】

【氏名又は名称】

高田 守

【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】

100066991

【弁理士】

【氏名又は名称】

葛野 信一

【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】

100106150

【弁理士】

【氏名又は名称】

髙橋 英樹

【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】 100108372

【弁理士】

【氏名又は名称】 谷田 拓男

【電話番号】 03-5379-3088

【手数料の表示】

【予納台帳番号】 049397

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 底部の平板部分とこの平板部から連続して立ち上がり一側が開いた円筒部分とから形成された電極を備え、前記電極の表面が粗面化処理されかつその外側表面の粗面粒径が内側表面の粗面粒径より大きく形成されたことを特徴とする半導体装置。

【請求項2】 前記電極の内側表面に沿って導電体膜が形成されたことを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記円筒部分の内側を導電膜で埋めたことを特徴とする請求項1に記載の半導体装置。

【請求項4】 前記電極の底部の平板部分が除去され、前記円筒部分の内側を導電膜で埋めたことを特徴とする請求項1に記載の半導体装置。

【請求項5】 基板上に形成された層間絶縁膜に開口を形成する工程と、前記開口の内面に沿って凹型に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜の表面にシリコン成長核を形成する工程と、前記非晶質シリコン膜を加熱処理してシリコンをマイグレーションさせ多結晶化させる工程と、前記層間絶縁膜上の多結晶化シリコンを除去する工程と、前記層間絶縁膜を除去して円筒型粗面化電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。

【請求項6】 前記マイグレーション工程に続いて、前記多結晶化シリコン膜の内側表面に沿って凹型に導電体膜を形成する工程をさらに含むことを特徴とする請求項5に記載の半導体装置の製造方法。

【請求項7】 前記マイグレーション工程に続いて、前記多結晶化シリコン膜の内面に沿って凹型に第二の非晶質シリコン膜を形成する工程と、前記第二の非晶質シリコン膜を加熱処理してシリコンをマイグレーションさせ多結晶化させる工程とをさらに含むことを特徴とする請求項5に記載の半導体装置の製造方法

【請求項8】 前記マイグレーション工程に続いて、前記多結晶化シリコン 膜の内側に導電体を埋め込む工程をさらに含むことを特徴とする請求項5に記載 の半導体装置の製造方法。

【請求項9】 前記非晶質シリコン膜の形成工程に続いて、前記非晶質シリコン膜の底部を除去する工程をさらに含むことを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項10】 前記マイグレーション工程の後で、前記多結晶化シリコン膜をシリコンエッチング薬液で処理することを特徴とする請求項5~10のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、キャパシタ構造を有する半導体装置およびその製造方法に関する

[0002]

【従来の技術】

図8は、従来の半導体装置としてDRAM等のメモリデバイスにおける円筒型 キャパシタ電極構造の要部を示す断面図である。

図8において、101は下部のメモリセルトランジスタ等と接続するための導電性プラグ、102はエッチングストッパー膜、103は粗面化技術により表面積が拡大されたキャパシタ電極である。

[0003]

図9(a)~(h)は、図8に示した半導体装置の製造方法を示す断面図であって、図8ではキャパシタ電極103が2個配列された状態を示しているが、ここでは代表的にその内の1個のキャパシタ電極を形成する場合について説明する

まず、図9(a)において、プラグ101の上のストッパー膜102上に層間膜104を堆積し、図9(b)において、層間膜104にドライエッチング法により開口106を形成する。次に、図9(c)において、開口106の内面を覆うように層間膜104の上に非晶質シリコン膜107を堆積する。そして、図9(d)において、層間膜104の上面に形成された非晶質シリコン膜107を除

去して凹型非晶質シリコン膜108となし、さらに、図9(e)において、層間膜104を除去して円筒型非晶質シリコン膜109を得る。

[0004]

次に、図9(f)において、円筒型非晶質シリコン膜109の上にシリコンをマイグレーションさせる際のシリコン成長核110を形成する。この際に、同図(f)のストッパー膜102の右側部分に示すように、シリコン成長核110の密度が高い部位が発生することがある。この状態で、図9(g)において、非晶質シリコン膜をマイグレーションさせると、円筒型粗面化電極111が形成されると同時に、ストッパー膜102の上に粗面粒112が成長する。次に、図9(h)において、ドライエッチバック等でストッパー膜102上の粗面粒112を除去して最終的にキャパシタ電極113を得る。

[0005]

【発明が解決しようとする課題】

ところで、従来の半導体装置の製造においては、図9(g)に示したように、ストッパー膜102に粗面粒112が成長したことによって、隣接するキャパシタ電極113の間で短絡が発生してしまうということがあった。そこで、キャパシタ電極113間のストッパー膜102上にシリコン成長核110が形成されるのを避けるために、高い選択成長性のある条件や環境でシリコン成長核110の形成を行うが、完全な選択性を得ることは困難であった。

[0006]

また、ストッパー膜102上の粗面粒112を除去するために、ドライエッチ バックを行うと、キャパシタの容量を拡大させるために粗面にした粗面化電極1 11の表面がなだらかになり、キャパシタ下部電極としての面積拡大が図れない ということがあった。

また、円筒型キャパシタ電極113の円筒内側への誘電体膜および対向電極の カバレッジが悪くなるのを避けるため、粗面粒の粒径を大きくできないというこ とがあった。

また、キャパシタ電極の強度を確保するために、ピラー型キャパシタ構造をつくる場合において、従来技術では、ピラー型電極の形成後に粗面化を行うため、

ピラー型電極間に粗面粒が成長して、ピラー型電極の間に短絡が発生してしまう という場合があった。

また、電極材料の粗面化プロセスが比較的高温の処理を要するため、キャパシ タ電極/プラグ間の界面抵抗および電極そのものの低抵抗化をメタル系の材料を 用いて行うことが困難であった。

[0007]

この発明は、このような従来の課題を解決するためになされたものであり、キャパシタ電極間の短絡の発生を防止することができる半導体装置およびその製造方法を提供することを目的とする。

また、円筒型キャパシタ電極において、円筒電極の内側への誘電体膜あるいは 対向電極のカバレッジを確保することができる半導体装置およびその製造方法を 提供することを目的とする。

また、円筒型(コンケイブ型)あるいは円柱型(ピラー型)のキャパシタ電極の物理的強度を向上させた半導体装置およびその製造方法を提供することを目的とする。

さらには、キャパシタ電極と接続プラグとの界面抵抗の低抵抗化を図り、あるいは、キャパシタ電極そのものの低抵抗化を図ることができる半導体装置および その製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】

この発明の請求項1にかかる半導体装置は、底部の平板部分とこの平板部から 連続して立ち上がり一側が開いた円筒部分とから形成された電極を備え、前記電 極の表面が粗面化処理されかつその外側表面の粗面粒径が内側表面の粗面粒径よ り大きく形成されたものである。

[0009]

また、この発明による半導体装置は、請求項1にかかる半導体装置において、 前記電極の内側表面に沿って導電体膜が形成されたものである。

[0010]

また、この発明による半導体装置は、請求項1にかかる半導体装置において、

前記円筒部分の内側を導電膜で埋めたものである。

[0011]

また、この発明による半導体装置は、請求項1にかかる半導体装置において、 前記電極の底部の平板部分が除去され、前記円筒部分の内側を導電膜で埋めたも のである。

[0012]

また、この発明の請求項5にかかる半導体装置の製造方法は、基板上に形成された層間絶縁膜に開口を形成する工程と、前記開口の内面に沿って凹型に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜の表面にシリコン成長核を形成する工程と、前記非晶質シリコン膜を加熱処理してシリコンをマイグレーションさせ多結晶化させる工程と、前記層間絶縁膜上の多結晶化シリコンを除去する工程と、前記層間絶縁膜を除去して円筒型粗面化電極を形成する工程とを含むものである。

[0013]

また、この発明による半導体装置の製造方法は、請求項5にかかる半導体装置の製造方法において、前記マイグレーション工程に続いて、前記多結晶化シリコン膜の内側表面に沿って凹型に導電体膜を形成する工程をさらに含むものである

[0014]

また、この発明による半導体装置の製造方法は、請求項5にかかる半導体装置の製造方法において、前記マイグレーション工程に続いて、前記多結晶化シリコン膜の内面に沿って凹型に第二の非晶質シリコン膜を形成する工程と、前記第二の非晶質シリコン膜を加熱処理してシリコンをマイグレーションさせ多結晶化させる工程とをさらに含むものである。

[0015]

また、この発明による半導体装置の製造方法は、請求項5にかかる半導体装置の製造方法において、前記マイグレーション工程に続いて、前記多結晶化シリコン膜の内側に導電体を埋め込む工程をさらに含むものである。

[0016]

また、この発明による半導体装置の製造方法は、前項の半導体装置の製造方法 において、前記非晶質シリコン膜の形成工程に続いて、前記非晶質シリコン膜の 底部を除去する工程をさらに含むものである。

[0017]

また、この発明による半導体装置の製造方法は、前記それぞれの半導体装置の 製造方法において、前記マイグレーション工程の後で、前記多結晶化シリコン膜 をシリコンエッチング薬液で処理するものである。

[0018]

【発明の実施の形態】

まず、図1 (a) \sim (d) を参照して、この発明の粗面化処理について説明する。

図1 (a)において、201は下地膜としてのシリコン膜、202はシリコン膜201上に形成した非晶質シリコン膜であり、図1 (b)において、203は非晶質シリコン膜202の上面に形成したシリコン成長核であり、図1 (c)において、204は、高温処理することにより、粗面成長させるとともに多結晶化した粗面化シリコン膜である。この粗面化シリコン膜204では、非晶質シリコン膜202内でシリコン成長核203をもとにシリコンのマイグレーションを発生させるとき、好適には750℃~800℃で、さらに好適には770℃~800℃で高温処理することにより、成長核203の形成をした上面と反対側の裏面側の粗面の表面積を拡大させている。言い換えれば、粗面化シリコン膜204の下面の粗面粒径が上面の粗面粒径より大きくなっている。以上のように、この発明によれば、非晶質シリコン膜にマイグレーションを発生させるときに、好適には750℃~800℃で、さらに好適には770℃~800℃で高温処理することにより、マイグレーション核を形成した面の裏側の表面積を拡大することができる。図1 (d) は比較のために示した従来例で、従来の粗面化処理では、粗面化シリコン膜205の核付けした上面が主として粗面化されている。

[0019]

図2は、この発明を適用した粗面化円筒キャパシタ電極構造を有する半導体装置の一例を示す要部断面図である。

図2において、10は半導体基板、11はソース/ドレイン拡散層、12はゲート絶縁膜、13はゲート電極、14は素子分離絶縁膜、15はサイドウオール、16はマスク絶縁膜、17は層間絶縁膜、18はビットラインコンタクト、19はストレージノードコンタクト(導電性プラグ)であって、下部トランジスタとキャパシタ電極をつなぐ導電性プラグである。20はストッパー膜、21は第一の電極としてのキャパシタ電極(ストレージノード電極)であって、この発明により形成した粗面化された円筒型シリコン電極等である。22はキャパシタ誘電体膜、23は第二の電極としてのセルプレート電極である。

以下、この発明の実施の形態について、粗面化キャパシタ電極構造の半導体装置を例にとり、図に基づいて説明する。ここでは、半導体装置およびその製造方法として説明するが、粗面化電極(キャパシタ電極)の製造方法あるいはキャパシタ素子の製造方法として把握することもできる。

[0020]

実施の形態1.

図3 (a) ~ (f) は、この発明の実施の形態1による半導体装置の製造方法を示す図であり、キャパシタ電極とその周辺部分のみを示す要部断面図である。

図3 (a) ~ (f) を参照してこの実施の形態1による半導体装置の製造方法、特に粗面化円筒型電極およびこれを用いたキャパシタの構造と製造方法を説明する。

まず、図3(a)において、基板(図示せず)上で、下地の層間膜317中に下方のトランジスタ等の導電部(図示せず)とつながるプラグ状の導電体301を形成し、この導電体プラグ301の上にエッチングストッパー膜としてのシリコン窒化膜302を形成する。さらにその上にシリコン酸化膜からなる層間絶縁膜303(略して層間膜という)をCVD法等により形成する。その後に、ホトリソグラフィ技術およびドライエッチング技術を用いて、層間膜303を選択的に除去して開口304を形成する。さらに、開口304底部のエッチングストッパー膜302を除去して開口304が導電性プラグ301に達するようにする。

[0021]

次に、図3(b)に示すように、CVD法により層間膜303の上に非晶質シ

リコン膜305を形成し、開口304の内面に沿って凹型に非晶質シリコン膜305が形成されるようにする。

次いで、図3 (c) に示すように、例えば Si_2H_6 等のSiを含むガスにより、非晶質シリコン膜305の表面にシリコン成長核306を形成する。引き続き例えば750℃から800℃で熱処理を加えてシリコンをマイグレーションさせる。

このとき、750~800℃の高温で処理することで、図3(d)に模式的に示すように、核付けした面の裏側までマイグレーションを発生させて、多結晶化させ、多結晶シリコン膜307を形成する。つまり、成長核306をもとに非晶質シリコンを、成長核を形成した面とは裏面側に当たる面のモホロジーが変化するまでマイグレーションさせる。これにより多結晶シリコン膜307は、上側ないし内側表面の表面粗さが小さく、下側ないし外側表面の表面粗さが大きく形成されることになる。

[0022]

次に、図3(e)に示すように、開口部304以外の、層間膜303上の多結晶シリコン膜307をCMP法もしくはドライエッチング法により除去し、凹型あるいはコンケイブ型の多結晶シリコンの粗面化円筒308を形成する。

次に、図3(f)に示したように、層間膜303を気相もしくは液相のフッ酸を含む薬品で除去することにより、円筒型粗面化電極309を形成する。この円筒型粗面化電極309は、底部の平板部分309aとこの平板部分309aから連続して立ち上がり一側が開いた円筒部分309bとから形成されている。また、この円筒型粗面化電極309は、外側および内側の表面が粗面化処理され、かつその外側表面の粗面粒径が内側表面の粗面粒径より大きく形成されている。このように内側の表面粗さを小さめにすることで、円筒内側に対して誘電体膜あるいは対抗電極を形成する場合のカバレッジの劣化を防ぐことができる。

[0023]

以上のように、本実施の形態では、電極材表面の粗面化処理時に層間膜303 を残したままにしておくことで、従来のように選択的にシリコン成長核を形成するという対策を必要とすることなく、隣接するキャパシタ電極間での短絡を防止 できる。また、円筒型粗面化電極309の内側と外側においてその表面荒さを変えることができるため、円筒内側の表面荒さを小さくすることにより円筒内側の 誘電体あるいは対向電極のカバレッジを確保しつつ、円筒外側の表面荒さを大き くすることによりキャパシタ容量の確保を図ることができる。

[0024]

なお、半導体製造工程としては、図3 (f)に示した第一電極としての円筒型 粗面化電極309の表面に誘電体膜を形成し、さらにその上に第二電極としての 対向電極を形成して、これらにより容量素子を形成する。この構造と製法は、図 2に示したとおりであり、従来の方法でよいので、詳細な説明は省略する。

[0025]

以上のように、この実施の形態では、円筒型の粗面化電極の形成において、電極材の円筒の内側から核付けするが、高温で粗面成長させることによって、円筒外側が凹凸になって、内側はつぶれて凹凸が少なくなり、外側粗面となっている円筒キャパシタ構造を形成することができる。

また、この実施の形態では、円筒型キャパシタ電極は、粗面成長核の形成を層間膜の除去前に行うことにより、円筒型キャパシタ電極の間に粗面粒が成長しないようにすることで、円筒型キャパシタ電極の間の短絡が発生しないようにすることができる。

[0026]

次に、この実施の形態の構造を要約して述べると以下のとおりである。

この実施の形態による粗面化電極は、図3(e),(f)に示すように、底部の平板部分309aとこの平板部分309aから連続して立ち上がり一側が開いた円筒部分309bとから形成された粗面化電極(第一の電極)309であり、その電極の表面が粗面化処理され、かつその外側表面の粗面粒径が内側表面の粗面粒径より大きく形成されたものである。

また、この実施の形態による容量素子は、上記のように形成された第一の電極 3 0 9 と、この第一の電極の内側表面からその円筒部分の外側表面に連続して形成された誘電体膜と、この誘電体膜を挟んで第一の電極と対向して形成された第 二の電極とからなるものである。

また、この実施の形態による半導体装置の例としては、上記のような容量素子が、半導体基板上で下地の層間絶縁膜の上に形成され、この容量素子の第一の電極と、下地の層間絶縁膜の中に形成された導電性プラグとが接続されたものである。

[0027]

また、この実施の形態1の製造方法を要約して述べると以下のとおりである。

この実施の形態1による粗面化電極の製造方法は、まず、前段階として、基板の上で、下地の層間絶縁膜317中に導電性プラグ301を形成し、下地の層間絶縁膜317および導電性プラグ301の上にエッチングストッパー膜302を形成し、エッチングストッパー膜302の上に層間絶縁膜303を形成する。次に、層間絶縁膜303とエッチングストッパー膜302とを選択的に除去して導電性プラグ301に達する開口304を形成し(図3(a),(b))、開口304の内面に沿って凹型に非晶質シリコン膜305を形成し(図3(b))、非晶質シリコン膜305の表面にシリコン成長核306を形成し(図3(c))、非晶質シリコン膜を加熱処理してシリコンをマイグレーションさせ多結晶化させて多結晶シリコン膜307を形成し(図3(d))、層間絶縁膜303上の多結晶化シリコン膜307を除去し(図3(e))、層間絶縁膜303を除去して円筒型粗面化電極309を形成する(図3(f))ものである。

[0028]

実施の形態2.

図4 (a) ~ (g) は、この発明の実施の形態2による半導体装置の製造方法を示す図であり、キャパシタ電極とその周辺部分のみを示す要部断面図である。

図4 (a) ~ (g) を参照してこの実施の形態2による半導体装置の製造方法、特に粗面化円筒型電極およびこれを用いたキャパシタの構造と製造方法を説明する。

まず、図4 (a) において、下地の層間膜417中に下部の導電部(図示せず)とつながるプラグ状の導電体401を形成し、この導電体プラグ401の上にシリコン窒化膜(ストッパー膜)402を形成し、さらにその上にシリコン酸化膜からなる層間膜403をCVD法等により形成する。その後に、ホトリソグラ

フィ技術およびドライエッチング技術を用いて層間膜403に開口404を形成する。さらに、開口404底部のエッチングストッパー膜402を除去して開口404が導電性プラグ401に達するようにする。

[0029]

次に、図4(b)に示すように、CVD法により層間膜403の上に非晶質シリコン膜405を形成し、開口404の内面に沿って凹型に非晶質シリコン膜405が形成されるようにする。

次に、図4(c)に示すように、例えば Si_2H_6 等のSiを含むガスにより、シリコン成長核406を非晶質シリコン膜405上に形成する。引き続き、好適には750Cから800Cで、さらに好適には770C~800Cで熱処理を加えてシリコンをマイグレーションさせる。

このとき、好適には750~800℃、さらに好適には770℃~800℃の高温で処理することで、図4(d)に模式的に示すように、核付けした面の裏側までマイグレーションを発生させて、多結晶化させ、多結晶シリコン膜407を形成する。つまり、成長核406をもとに非晶質シリコンを、成長核を形成した面とは裏面側に当たる面のモホロジーが変化するまでマイグレーションさせる。これにより多結晶シリコン膜407は、上側ないし内側の表面粗さが小さく、下側ないし外側の表面粗さが大きく形成されることになる。

[0030]

次に、図4(e)に示すように、シリコン膜407上にその凹型形状に沿って 導電体膜408を形成する。導電体膜408としてはシリコン、窒化チタン/チ タン積層膜、ルテニウム/窒化チタン/チタン積層膜、窒化タングステンもしく 窒化タングステン/窒化チタン/チタン積層膜などを用いる。多結晶シリコン膜 407に導電体膜408を被膜することで、後に円筒化した時の強度を確保する 。また、シリコン以外の材料を用いる場合には、誘電体膜形成プロセス時の電極 酸化もしくは窒化による円筒内壁側誘電体膜の膜厚増加を抑制することができる

[0031]

次に、図4(f)に示すように、開口部404以外の、層間膜403上のシリ

コン膜407および導電体膜408をCMP法もしくはドライエッチング法により除去し、凹型粗面化円筒409を形成する。

次に、図4(g)に示したように、層間膜403を気相もしくは液相のフッ酸を含む薬品で除去することにより、円筒型粗面化電極410を形成する。この円筒型粗面化電極410は、底部の平板部分409aとこの平板部分409aから連続して立ち上がり一側が開いた円筒部分409bとから形成された粗面化円筒409と、その内側表面に沿って形成された導電体膜408を含んでいる。また、この円筒型粗面化電極410は、外側表面が粗面化処理され、かつその粗面粒径が大きく形成されている。

[0032]

このようにして、本実施の形態では、電極材表面の粗面化処理時に層間膜403を残したままにしておくことで、従来のように選択的にシリコン成長核を形成するという対策を必要とすることなく、隣接するキャパシタ電極間での短絡を防止できる。また、本実施の形態では、円筒型粗面化電極410の円筒内面に導電膜を被膜しているので、その機械的強度を増すことができる。さらに、円筒型粗面化電極410の外側の表面荒さを大きくすることによりキャパシタ容量の確保をすることができる。

[0033]

次に、この実施の形態の構造を要約して述べると以下のとおりである。

この実施の形態による粗面化電極は、図3 (f)で示した粗面化電極(第一の電極)において、その内側表面に沿って導電体膜が形成されたものとして把握することができる。

また、この実施の形態による粗面化電極は、図4 (f), (g)に示すように、底部の平板部分409aとこの平板部分409aから連続して立ち上がり一側が開いた円筒部分409bとから形成された粗面化円筒409と、その内側表面に沿って被覆された導電体膜408とから形成された粗面化電極(第一の電極)410であり、その粗面化円筒409の底部平板部分409aと円筒部分409bの表面が粗面化処理され、かつその外側表面の粗面粒径が内側表面の粗面粒径より大きく形成されたものである。

[0034]

また、この実施の形態2の製造方法は、次のように把握することもできる。

この実施の形態2による粗面化電極の製造方法は、実施の形態1の製造方法において、前記マイグレーション工程に続き、前記多結晶化シリコン膜の除去工程に先立って、前記多結晶化シリコン膜の内側表面に沿って凹型に導電体膜を形成する工程をさらに含むものとして把握することができる。

[0035]

実施の形態3.

図5 (a) ~ (i) は、この発明の実施の形態3による半導体装置の製造方法を示す図であり、キャパシタ電極とその周辺部分のみを示す要部断面図である。

図5(a)~(i)を参照してこの実施の形態3による半導体装置の製造方法、特に粗面化円筒型電極およびこれを用いたキャパシタの構造と製造方法を説明する。

まず、図5 (a)において、下地の層間膜517中に下部の導電部(図示せず)とつながるプラグ状の導電体501を形成し、この導電体プラグ501の上にストッパー膜(シリコン窒化膜)502を形成し、さらにその上にシリコン酸化膜からなる層間膜503をCVD法等により形成する。その後に、ホトリソグラフィ技術およびドライエッチング技術を用いて層間膜503に開口504を形成する。さらに、開口504底部のエッチングストッパー膜502を除去して開口504が導電性プラグ501に達するようにする。

[0036]

次に、図5(b)に示すように、CVD法により層間膜503の上に非晶質シリコン膜505を形成し、開口504の内面に沿って凹型に非晶質シリコン膜505が形成されるようにする。

次に、図5(c)に示すように、例えば Si_2H_6 等のSiを含むガスにより、シリコン成長核506を非晶質シリコン膜505上に形成する。引き続き、好適には750Cから800Cで、さらに好適には770C~800Cで熱処理を加えてシリコンをマイグレーションさせる。

このとき、好適には750~800℃、さらに好適には770℃~800℃の

高温で処理することで、図5 (d)に示すように、核付けした面の裏側までマイグレーションを発生させて、多結晶化させ、多結晶シリコン膜507を形成する。つまり、成長核をもとに非晶質シリコンを、成長核を形成した面とは裏面側に当たる面のモホロジーが変化するまでマイグレーションさせる。これにより多結晶シリコン膜507は、上側ないし内側の表面の表面粗さが小さく、下側ないし外側の表面粗さが大きく形成されることになる。

[0037]

次に、図5(e)に示すように、CVD法により多結晶シリコン膜507の上にもういちど非晶質シリコン膜(第二の非晶質シリコン膜)508を形成する。この非晶質シリコン膜508は、多結晶シリコン膜507の形状に沿って凹型に形成されるようにする。

次いで、図5 (f)に示すように、例えば Si_2H_6 等のSiを含むガスにより、非晶質シリコン膜508の表面に改めてシリコン成長核509を形成する。

引き続き図5(g)に示すように、700℃から790℃で熱処理を加えて非晶質シリコン膜508をマイグレーションさせて粗面化された膜510を形成する。但し、2回目の非晶質シリコン膜508の粗面化温度は、核付けした面側の表面積が大きくなるよう、最初の非晶質シリコン膜505の粗面化温度より、粗面化温度を低めにする。

[0038]

次に、図5(h)に示すように、開口部504以外の、層間膜503上の多結晶シリコン510をCMP法もしくはドライエッチング法により除去し、凹型粗面化円筒511を形成する。

次に、図5(i)に示したように、層間膜503を気相もしくは液相のフッ酸を含む薬品で除去することにより、円筒型粗面化電極512を形成する。この円筒型粗面化電極512は、底部の平板部分512aとこの平板部分512aから連続して立ち上がり一側が開いた円筒部分512bとから形成されている。また、この円筒型粗面化電極512は、外側および内側の表面が粗面化処理され、かつその外側表面の粗面粒径が内側表面の粗面粒径より大きく形成されている。このように内側の表面粗さを小さめにすることで、円筒内側に対して誘電体膜ある

いは対抗電極を形成する場合のカバレッジの劣化を防ぐことができる。

[0039]

以上のように、本実施の形態では、電極材表面の粗面化処理時に層間膜 5 0 3 を残したままにしておくことで、従来のように選択的にシリコン成長核を形成するという対策を必要とすることなく、隣接するキャパシタ電極間での短絡を防止できる。

また、本実施の形態では、非晶質シリコンの粗面化を2層に行うことにより、 円筒型粗面化電極512の内側と外側において、その表面荒さを変えることがで きるため、円筒内側の表面荒さを小さくすることにより円筒内側の誘電体あるい は対向電極のカバレッジを確保しつつ、円筒外側の表面荒さを大きくすることに よりキャパシタ容量の確保をすることができる。

[0040]

次に、この実施の形態3の製造方法は、次のように把握することもできる。

この実施の形態3による粗面化電極の製造方法は、実施の形態1の製造方法において、前記マイグレーション工程に続き、前記多結晶化シリコン膜の除去工程に先立って、前記多結晶化シリコン膜の内面に沿って凹型に第二の非晶質シリコン膜を形成する工程と、前記第二の非晶質シリコン膜を加熱処理してシリコンをマイグレーションさせ多結晶化させる工程とをさらに含むものとして把握することができる。

[0041]

実施の形態4.

図6(a)~(g)は、この発明の実施の形態4による半導体装置の製造方法 を示す図であり、キャパシタ電極とその周辺部分のみを示す要部断面図である。

図6(a)~(g)を参照してこの発明の実施の形態4による半導体装置の製造方法、特に粗面化円柱型電極およびこれを用いたキャパシタの構造と製造方法を説明する。

まず、図6(a)において、下地の層間膜617中に下部の導電部(図示せず)とつながるプラグ状の導電体601を形成し、この導電体プラグ601の上にストッパー膜(シリコン窒化膜)602を形成し、さらにその上にシリコン酸化

膜からなる層間膜603をCVD法等により形成する。その後に、ホトリソグラフイ技術およびドライエッチング技術を用いて層間膜603に開口604を形成する。さらに、開口604底部のエッチングストッパー膜602を除去して開口604が導電性プラグ601に達するようにする。

[0042]

次に、図6(b)に示すように、CVD法により層間膜603の上に非晶質シリコン膜605を形成し、開口604の内面に沿って凹型に非晶質シリコン膜605が形成されるようにする。

次に、図6(c)に示すように、例えば Si_2H_6 等のSiを含むガスにより、シリコン成長核606を非晶質シリコン膜605上に形成する。引き続き、好適には750Cから800Cで、さらに好適には770C~800Cで熱処理を加えてシリコンをマイグレーションさせる。

このとき、好適には750~800℃、さらに好適には770℃~800℃の高温で処理することで、図6(d)に模式的に示すように、核付けした面の裏側までマイグレーションを発生させて、多結晶化させ、多結晶シリコン膜607を形成する。つまり、成長核をもとに非晶質シリコンを、成長核を形成した面とは裏面側に当たる面のモホロジーが変化するまでマイグレーションさせる。これにより多結晶シリコン膜607は、上側ないし内側の表面粗さが小さく、下側ないし外側の表面粗さが大きく形成されることになる。このように内側の表面粗さを小さめにすることで、円筒内側に導電体を埋める場合のカバレッジをよくすることができる。

[0043]

次に、図6 (e) に示すように、多結晶シリコン膜607の上に、その開口604を埋めるように、導電体膜608を形成する。

次に、図6(f)に示すように、層間膜603上のシリコン膜607および導電体膜608をCMP法もしぐはドライエッチング法により除去する。このことにより、多結晶シリコン膜の凹型粗面化円筒610に導電体609を埋め込んだ、柱型あるいはピラー型の電極が形成される。

次に、図6(g)に示したように、層間膜603を気相もしくは液相のフッ酸

を含む薬品で除去することにより、ピラー型粗面化電極 6 1 1 を形成する。このように、凹型粗面化円筒 6 1 0 の円筒内側に導電体膜 6 0 9 を埋め込むことで物理的強度を高めることができる。また、シリコン以外の例えば金属系の導電体を導電体膜 6 0 8 として埋め込む場合には、ピラー型粗面化電極 6 1 1 の低抵抗化を図ることができる。

[0044]

以上のように、本実施の形態では、電極材表面の粗面化処理時に層間膜603 を残したままにしておくことで、従来のように選択的にシリコン成長核を形成するという対策を必要とすることなく、隣接するキャパシタ電極間での短絡を防止できる。また、ピラー型粗面化電極611の外側の表面荒さを大きくすることによりキャパシタ容量の確保をすることができる。また、本実施の形態では、凹型粗面化円筒610の内部に導電体609を充填することで、キャパシタ電極の物理的強度の向上、および電極の低抵抗化を図ることができる。

[0045]

次に、この実施の形態の構造を要約して述べると以下のとおりである。

この実施の形態による粗面化電極は、図3 (f)で示した粗面化電極(第一の電極)において、その円筒部分の内側を導電体膜で埋めたものとして把握することができる。

また、この実施の形態による粗面化電極は、図6(f),(g)に示すように、底部の平板部分610aとこの平板部分610aから連続して立ち上がり一側が開いた円筒部分610bとを有する粗面化円筒610と、円筒部分610bの内側を埋めた導電膜部分609とから形成された粗面化電極(第一の電極)611であり、その粗面化円筒610の底部平板部分610aと円筒部分610bの表面が粗面化処理され、かつその外側表面の粗面粒径が内側表面の粗面粒径より大きく形成されたものである。

また、この実施の形態による容量素子は、上記のように形成された第一の電極 6 1 1 と、この第一の電極の外側表面に形成された誘電体膜と、この誘電体膜を 挟んで第一の電極と対向して形成された第二の電極とからなるものである。

また、この実施の形態による半導体装置の例としては、上記のような容量素子

が、半導体基板上で下地の層間絶縁膜の上に形成され、この容量素子の第一の電極と、下地の層間絶縁膜の中に形成された導電性プラグとが接続されたものである。

[0046]

また、この実施の形態4の製造方法は、次のように把握することもできる。

この実施の形態4による粗面化電極の製造方法は、実施の形態1の製造方法において、前記マイグレーション工程に続き、前記多結晶化シリコン膜の除去工程に先立って、前記多結晶化シリコン膜の内側に導電体を埋め込む工程をさらに含むものとして把握することができる。

[0047]

実施の形態5.

図7(a)~(h)は、この発明の実施の形態5による半導体装置の製造方法を示す図であり、キャパシタ電極とその周辺部分のみを示す要部断面図である。

図7(a)~(h)を参照してこの実施の形態5による半導体装置の製造方法、特に粗面化円柱型電極およびこれを用いたキャパシタの構造と製造方法を説明する。

まず、図7(a)において、下地の層間膜717中に下部の導電部(図示せず)とつながるプラグ状の導電体701を形成し、この導電体プラグ701の上にストッパー膜(シリコン窒化膜)702を形成し、さらにその上にシリコン酸化膜からなる層間膜703をCVD法等により形成する。その後に、ホトリソグラフイ技術およびドライエッチング技術を用いて層間膜703に開口704を形成する。さらに、開口704底部のエッチングストッパー膜702を除去して開口704が導電性プラグ701に達するようにする。

[0048]

次に、図7(b)に示すように、CVD法により層間膜703の上に非晶質シリコン膜705を形成し、開口704の内面に沿って凹型に非晶質シリコン膜705が形成されるようにする。

次に、図7(c)に示すように、非晶質シリコン膜705に対して異方性エッチングを行い、開口704の底部の非晶質シリコン膜705を除去し、開口70

4の側壁部の非晶質シリコン膜705が残るようにして、非晶質シリコン円筒706を形成する。

次に、図7(d)に示すように、例えばSi $_2$ H_6 等のSiを含むガスにより、シリコン成長核707を非晶質シリコン円筒706上に形成する。引き続き、好適には750 $\mathbb C$ から800 $\mathbb C$ で、さらに好適には770 $\mathbb C$ $\mathbb C$ を加えてシリコンをマイグレーションさせる。

このとき、好適には750~800℃、さらに好適には770℃~800℃の高温で処理することで、図7(e)に模式的に示すように、核付けした面の裏側までマイグレーションを発生させて、多結晶化させ、多結晶シリコン円筒708を形成する。つまり、成長核をもとに非晶質シリコンを、成長核を形成した面とは裏面側に当たる面のモホロジーが変化するまでマイグレーションさせる。これにより多結晶シリコン円筒708は、内側表面の表面粗さが小さく、外側表面の表面粗さが大きく形成されることになる。このように内側の表面粗さを小さめにすることで、円筒内側に導電体を埋める場合のカバレッジをよくすることができる。

[0049]

次に、図7(f)に示すように、層間膜703と多結晶シリコン円筒708の上に、多結晶シリコン円筒708の内側を埋めるように、導電体膜709を形成する。

次に、図7(g)に示すように、層間膜703上の導電体膜709をCMP法 もしくはドライエッチング法により除去する。このことにより、多結晶シリコン の粗面化円筒711に導電体710を埋め込んだ構造の電極が形成される。

[0050]

次に、図7(h)に示したように、層間膜703を気相もしくは液相のフッ酸を含む薬品で除去することにより、ピラー型粗面化電極712を形成する。このように、粗面化円筒711の円筒内側に導電体710を埋め込むことで物理的強度を高めることができる。また、シリコン以外の例えば金属系の導電体を導電体膜709として埋め込むことで、埋め込まれた導電体710と導電体プラグ701とが直接に接触させられるため、プラグ/電極間抵抗および電極そのものの低

抵抗化を図ることができる。

[0051]

このようにして、本実施の形態では、電極材表面の粗面化処理時に層間膜703を残したままにしておくことで、従来のように選択的にシリコン成長核を形成するという対策を必要とすることなく、隣接するキャパシタ電極間での短絡を防止できる。また、ピラー型粗面化電極712の外側の表面荒さを大きくすることによりキャパシタ容量の確保をすることができる。また、本実施の形態では、粗面化円筒711の内部に導電体710を充填することで、キャパシタ電極の物理的強度の向上、電極の低抵抗化および下部プラグとキャパシタ電極間の抵抗の低下を図ることができる。

[0052]

次に、この実施の形態の構造を要約して述べると以下のとおりである。

この実施の形態による粗面化電極は、図3 (f)で示した粗面化電極(第一の電極)において、その底部の平板部分が除去され、その円筒部分の内側を導電膜で埋めたものとして把握することができる。

また、この実施の形態による粗面化電極は、図7(g),(h)に示すように、両側が開いた円筒部分711と、円筒部分711の内側を埋めた導電膜部分710とから形成された粗面化電極(第一の電極)712であり、その電極の円筒部分710の表面が粗面化処理され、かつその外側表面の粗面粒径が内側表面の粗面粒径より大きく形成されたものである。

また、この実施の形態による容量素子は、上記のように形成された第一の電極 712と、この第一の電極の外側表面に形成された誘電体膜と、この誘電体膜を 挟んで第一の電極と対向して形成された第二の電極とからなるものである。

また、この実施の形態による半導体装置の例としては、上記のような容量素子が、半導体基板上で下地の層間絶縁膜の上に形成され、この容量素子の第一の電極と、下地の層間絶縁膜の中に形成された導電性プラグとが接続されたものである。

[0053]

また、この実施の形態5の製造方法は、次のように把握することもできる。

2 0

この実施の形態5による粗面化電極の製造方法は、実施の形態4の製造方法において、前記非晶質シリコン膜の形成工程に続き、前記シリコン成長核の形成工程に先立って、前記非晶質シリコン膜の凹形状の底部を除去する工程をさらに含むものとして把握することができる。

[0054]

次に、本発明による粗面化電極の製造方法としては、上記実施の形態 1~5において、非晶質シリコン膜をマイグレーションさせた後に、例えばNH₄OH水溶液等のシリコンをエッチングする作用のある薬液で処理するようにしてもよい。このように、シリコン膜表面をわずかにエッチングし、隣接粗面粒間の接触部を減らすことで、露出部を増し、更に粗面化された表面積を大きくすることができる。

[0055]

また、上記の実施の形態1~5においては、DRAMなどキャパシタ素子を有する半導体装置の構造と製法を例として説明した。しかし、この発明は、粗面化電極の構造と製造方法として把握することができる。また、粗面化電極を有する容量素子の構造と製造方法として把握することもできる。その場合、半導体装置と称されるものを超えて広く電子デバイスに適用できるものである。

[0056]

【発明の効果】

この発明に係る半導体装置およびその製造方法では、凹型ないし円筒型キャパシタ電極の場合、粗面成長核をもとにした電極材料の粗面化処理を、層間絶縁膜を残したまま行い、その後に層間絶縁膜を除去するようにしたので、キャパシタ電極間に粗面粒が残らず、従ってキャパシタ電極間の短絡を発生させないようにすることができる。

[0057]

この発明に係る半導体装置およびその製造方法では、凹型ないし円筒型キャパシタ電極の場合、円筒型の電極材料の内壁に核付けを行うが、粗面化処理の加熱温度を適宜に選択することにより、粗面粒は円筒外側の表面積が大きくなるように粗面成長させることで、円筒内側の凹凸に比べ、円筒外側の凹凸を大きくする

ことができる。これにより、円筒内側への誘電体膜あるいは対向電極のカバレッジを確保することができるとともに、円筒外側の表面粗さによりキャパシタ容量の確保をすることができる。

[0058]

この発明に係る半導体装置およびその製造方法では、凹型ないし円筒型キャパシタ電極の場合、電極材料の粗面化処理により粗面を円筒外側に形成した後に円筒内側を導電体でコーティングすれば、筒型キャパシタの機械的強度を向上させることができる。

[0059]

この発明に係る半導体装置およびその製造方法では、円柱型ないしピラー型キャパシタ電極の場合、円筒型の電極材料の粗面化処理を層間絶縁膜の除去前に行い、その後に円筒の内部を導電体で充填した後に層間絶縁膜を除去するので、キャパシタ電極間に粗面粒が残らず、従ってキャパシタ電極間の短絡を発生させないようにすることができる。

[0060]

この発明に係る半導体装置およびその製造方法では、円柱型ないしピラー型キャパシタ電極の場合、円筒型の電極材料を粗面化処理した後に、円筒の内側を導電体で充填するので、円柱型キャパシタの機械的強度を向上させることができる

[0061]

また、この発明に係る半導体装置およびその製造方法では、円柱型ないしピラー型キャパシタ電極の場合、底面が開放した円筒型の電極材料に対して高温処理を要する粗面形成プロセスを行った後に、円筒の内側に金属系の導電体を充填するものでは、キャパシタ電極の低抵抗化が図れる。さらに、充填した導電体が接続用プラグに接するようにしたものでは、キャパシタ電極と接続用プラグとの界面抵抗の低抵抗化が図れる。

[0062]

なお、以上では、キャパシタ電極を円筒型あるいは円柱型として説明したが、 これは便宜上のことである。キャパシタ電極の水平断面は、普通は円形であると しても、円形に限定されるものではなく、変形されていてもよい。従って、一般 的には、筒形あるいは柱型として理解されるべきである。

また、以上に説明した本発明は、典型的にはキャパシタを有するDRAMなどのメモリデバイスに適用されるものであるが、これに限られるものではない。

【図面の簡単な説明】


- 【図1】 この発明の粗面化処理について説明するための断面図である。
- 【図2】 この発明による粗面化円筒キャパシタ電極構造を有する半導体装置の一例を示す要部断面図である。
- 【図3】 この発明の実施の形態1による半導体装置の製造方法を示す図であり、キャパシタ電極とその周辺部分を示す要部断面図である。
- 【図4】 この発明の実施の形態2による半導体装置の製造方法を示す要部 断面図である。
- 【図5】 この発明の実施の形態3による半導体装置の製造方法を示す要部 断面図である。
- 【図6】 この発明の実施の形態4による半導体装置の製造方法を示す要部 断面図である。
- 【図7】 この発明の実施の形態5による半導体装置の製造方法を示す要部断面図である。
- 【図8】 従来の半導体装置における円筒型キャパシタ電極構造の要部断面図である。
- 【図9】 従来の半導体装置における円筒型キャパシタ電極構造の製造方法を示す要部断面図である。

【符号の説明】


301,401,501,601,701 導電体プラグ、302,402,502,602,702 ストッパー膜、303,403,503,603,703 層間膜、304,404,504,604,704 開口、305,405,505,508,605,705 非晶質シリコン膜、306,406,506,509,606,707 シリコン成長核、307,407,507,607,708 多結晶シリコン膜、308,409,511,6

·特2002-244870


10,711 凹型粗面化円筒、 309,410,512 円筒型粗面化電極 、 408,608,709 導電体膜、510 非晶質シリコン膜をマイグレーションさせて粗面化された膜、 609,710 埋め込まれた導電体膜、 611,712 ピラー型粗面化電極、 706 非晶質シリコン円筒。




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】







【図9】



【書類名】 要約書

【要約】

【課題】 隣接するキャパシタ電極間の短絡の発生を防止できるキャパシタ電極の製造方法、並びに半導体装置およびその製造方法を得る。

【解決手段】 層間膜303に開口304を開け、この開口された層間膜303 上に非晶質シリコン膜305を形成し、非晶質シリコン膜305上にシリコン成 長核306を形成し、これを加熱処理してシリコン成長核形成面の裏面側の表面 粗さが大きくなるように粗面化した多結晶化シリコン膜307を形成し、層間膜303の上面の多結晶化シリコン膜307を除去して凹型粗面化円筒308を形成し、層間膜303を除去して円筒型粗面化電極309を形成する。

【選択図】 図3

出願人履歴情報

識別番号

[000006013]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社